【崗位描述】
1、  設(shè)計(jì)用于前端數(shù)據(jù)轉(zhuǎn)換的模擬混合模塊，例如：用于超低功耗、超大規(guī)模異步數(shù)字神經(jīng)形態(tài)處理器的低噪聲放大器、功率放大器、混頻器、模擬濾波器、數(shù)據(jù)轉(zhuǎn)換器等；
2、  負(fù)責(zé)SoC開發(fā)的定義、設(shè)計(jì)、驗(yàn)證等；
3、  負(fù)責(zé)電路設(shè)計(jì)相關(guān)的驗(yàn)證及產(chǎn)品測試等；
4、  與系統(tǒng)工程師合作指導(dǎo)PCB的定義和設(shè)計(jì)；
5、  與測試工程師合作完成產(chǎn)品的發(fā)布和生產(chǎn)；

【崗位要求】
1、  碩士及以上學(xué)歷，微電子、電氣工程等相關(guān)專業(yè)；博士優(yōu)先；
2、  流利的英語聽、說、讀、寫能力；
3、  學(xué)習(xí)能力強(qiáng)，富有團(tuán)隊(duì)協(xié)作精神；
4、  3年以上模擬/混合信號設(shè)計(jì)相關(guān)經(jīng)驗(yàn)；
5、  具有亞65nm CMOS數(shù)?；旌想娐返脑O(shè)計(jì)經(jīng)驗(yàn)；
6、  具有構(gòu)建新設(shè)計(jì)并使用先進(jìn)的CMOS技術(shù)實(shí)現(xiàn)的能力；
7、  精通IC設(shè)計(jì)的EDA工具如Cadence等
8、  熟悉模擬/數(shù)?；旌显O(shè)計(jì)流程，精通版圖，DRC，LVS，提取和后仿真等后端工具；
9、  精通VerilogA / AMS；
10、 具有很強(qiáng)的電路分析和調(diào)試技能；
11、 熟悉編程語言，并熟悉Linux工作環(huán)境；
12、 具有異步電路設(shè)計(jì)及接口電路設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；