主要工作與職責(zé)：
協(xié)同設(shè)計(jì)團(tuán)隊(duì)，參與新型NVM 芯片及IP設(shè)計(jì)。要求具有積極主動(dòng)的工作態(tài)度，具備良好的分析能力、解決問題能力、溝通能力和優(yōu)秀的團(tuán)隊(duì)協(xié)作能力。

1. 從產(chǎn)品定義及設(shè)計(jì)規(guī)范制定開始，參與產(chǎn)品設(shè)計(jì)研發(fā)的整個(gè)過程。
2.  存儲(chǔ)類芯片及IP的CMOS 電路設(shè)計(jì)。
3. 領(lǐng)導(dǎo)和完成不同工藝節(jié)點(diǎn)的研發(fā)及設(shè)計(jì)調(diào)整。
4. 參與、指導(dǎo)新品測試、驗(yàn)證、分析和調(diào)試。
5. 獨(dú)立設(shè)計(jì)、前仿、后仿集成電路模塊，包括架構(gòu)優(yōu)化，電路結(jié)構(gòu)優(yōu)化，原理圖設(shè)計(jì)、仿真、驗(yàn)證等；
6. 指導(dǎo)輔助模擬版圖相關(guān)工作；

1. 5年以上存儲(chǔ)類產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)。
2.  熟悉CMOS電路設(shè)計(jì)流程，能獨(dú)立完成模塊設(shè)計(jì)。
3. 能熟練使用電路仿真工具（FINESIM, HSIM, HSPICE等），會(huì)使用Cadence 電路設(shè)計(jì)工具（ Schematic, Analog Artist, and Layout ）
4. 了解低功耗、高速電路設(shè)計(jì)及信號(hào)完整性。
5. 有存儲(chǔ)產(chǎn)品以下模塊的設(shè)計(jì)經(jīng)驗(yàn)sense-amplifier, charge pump, high voltage regulator and bandgap reference。
6. 希望了解統(tǒng)計(jì)設(shè)計(jì)方法（生成分析蒙特-卡洛結(jié)果）。
7. 有新產(chǎn)品分析經(jīng)驗(yàn)并會(huì)使用相應(yīng)工具。
8. 有IP設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。