1. 設(shè)計(jì)有挑戰(zhàn)性的模擬電路，比如ADC,DAC, LDO，PLL，BANDGAP，MIXER等。
2. 后端模擬電路的Layout設(shè)計(jì)或指導(dǎo)后端工程師實(shí)現(xiàn)模擬電路的Layout設(shè)計(jì)。
3. 按照模塊的規(guī)格和芯片總體方案承擔(dān)模塊的詳細(xì)設(shè)計(jì)和實(shí)施工作并確保研發(fā)的按時(shí)按質(zhì)完成。
4. 了解應(yīng)用需求，參與制定產(chǎn)品規(guī)范；完成線路架構(gòu)的設(shè)計(jì)、分解各子模塊的設(shè)計(jì)指標(biāo)和接口定義。收集并理解客戶需求，制定有競(jìng)爭(zhēng)力的芯片方案。
5. 根據(jù)產(chǎn)品設(shè)計(jì)指標(biāo)完成電路設(shè)計(jì)開(kāi)發(fā)，驗(yàn)證，完成設(shè)計(jì)文檔，確定測(cè)試方案。

任職資格：
1. 微電子、通信、電子、計(jì)算機(jī)等相關(guān)專業(yè)，本科及以上學(xué)歷，碩士?jī)?yōu)先；扎實(shí)的模擬電路理論知識(shí)，具備實(shí)際模擬電路產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)者佳；五年以上模擬芯片設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
2. 模擬集成電路或Analog/Mixed-signal電路全流程設(shè)計(jì)經(jīng)驗(yàn)；有系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先（數(shù)?；旌?，定義系統(tǒng)架構(gòu)，定義模擬模塊參數(shù)指標(biāo)等）； 
3. 精通ADC/DAC、Serdes、PLL和低功耗等模擬電路或混合信號(hào)設(shè)計(jì)優(yōu)先；
4. 有PLL、ADC/DAC等相關(guān)成功流片經(jīng)驗(yàn)佳；
5. 熟悉各種模擬集成電路模塊設(shè)計(jì)分析， ADC/DAC/LDO/PLL
/Vco/Bgap/ChargePump/Opamp等；
6. 能熟練使用相關(guān)EDA工具如Cadence、Hspice等仿真工具對(duì)不同電路性能進(jìn)行仿真；
7. 熟悉基本數(shù)字電路設(shè)計(jì)，如熟悉PLL外圍電路、I2C等；
8. 良好的英文閱讀寫作能力，團(tuán)隊(duì)合作能力和協(xié)調(diào)溝通能力；
9. 學(xué)習(xí)能力強(qiáng)，善于關(guān)注、鉆研領(lǐng)域前沿技術(shù)，注重技術(shù)細(xì)節(jié)，能相對(duì)獨(dú)立地開(kāi)展工作，敢于挑戰(zhàn)已有技術(shù)框架和結(jié)構(gòu)