- 40萬(wàn)-80萬(wàn)/年
- 北京
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,成長(zhǎng)空間大,股票期權(quán),年度旅游
發(fā)布時(shí)間: 2020-08-02發(fā)布
職位描述
職位描述：
■ 參與產(chǎn)品定義及產(chǎn)品可行性評(píng)估，必要時(shí)訪(fǎng)問(wèn)客戶(hù)以確保產(chǎn)品定義的準(zhǔn)確性
■ 負(fù)責(zé)ADC電路的設(shè)計(jì)、仿真、驗(yàn)證
■ 配合版圖工程師完成項(xiàng)目的版圖工作，對(duì)版圖質(zhì)量負(fù)責(zé)
■ 協(xié)助產(chǎn)品調(diào)試和測(cè)試工作
■ 負(fù)責(zé)對(duì)產(chǎn)品設(shè)計(jì)過(guò)程中的技術(shù)創(chuàng)新點(diǎn)進(jìn)行專(zhuān)利申請(qǐng)
■ 負(fù)責(zé)協(xié)助解決產(chǎn)品量產(chǎn)中出現(xiàn)的問(wèn)題和相關(guān)客戶(hù)支持工作
職位要求：
■ 微電子相關(guān)專(zhuān)業(yè)，碩士或博士學(xué)位，有2年以上芯片設(shè)計(jì)工作經(jīng)驗(yàn)
■ 微電子與半導(dǎo)體相關(guān)專(zhuān)業(yè)應(yīng)屆碩士/博士畢業(yè)生，在校期間有ADC電路設(shè)計(jì)，版圖，流片，測(cè)試經(jīng)驗(yàn)的，鼓勵(lì)申請(qǐng)
■ 有Sigma-Delta, SAR等一種或多種ADC架構(gòu)的設(shè)計(jì)經(jīng)驗(yàn)
■ 熟悉MATLAB, Verilog-A, Verilog
■ 具團(tuán)隊(duì)合作精神，以及良好的溝通能力
■ 有以下產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先：
a) 運(yùn)算放大器、比較器。
b) Band-Gap、 Low-Drop Regulator。
c) DAC。
職位發(fā)布者
hr-simplisemi
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)