集成電路設(shè)計(jì)工程師（數(shù)字方向）

收藏職位

15萬(wàn)-30萬(wàn)/年
北京
|
應(yīng)屆生/在校生
|
碩士
|
全職

職位誘惑: 五險(xiǎn)一金,福利好,老板nice,技術(shù)領(lǐng)先,成長(zhǎng)空間大,技能培訓(xùn)

發(fā)布時(shí)間: 2021-09-16發(fā)布

職位描述

職位描述
1、負(fù)責(zé)信號(hào)處理、數(shù)據(jù)接口和控制算法等數(shù)字電路的ASIC設(shè)計(jì)和實(shí)現(xiàn)
2、設(shè)計(jì)數(shù)字系統(tǒng)整體框架
3、模塊級(jí)和系統(tǒng)級(jí)仿真、綜合和時(shí)序分析
4、確定驗(yàn)證方案，完成模塊級(jí)驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證
5、撰寫設(shè)計(jì)文檔
任職條件
1、集成電路、電子工程、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷
2、數(shù)字設(shè)計(jì)基礎(chǔ)知識(shí)扎實(shí)，熟悉ASIC的設(shè)計(jì)和開發(fā)流程
3、熟練掌握Verilog、C編程語(yǔ)言
4、熟練使用EDA工具進(jìn)行仿真、驗(yàn)證和調(diào)試
5、了解基本的后端流程和分析時(shí)序報(bào)告等
6、責(zé)任心強(qiáng)，工作細(xì)致，抗壓能力強(qiáng)，善于溝通，團(tuán)隊(duì)協(xié)作力強(qiáng)