- 30萬-50萬/年
- 北京
- |
- 工作經(jīng)驗(yàn)不限
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,股票期權(quán),成長空間大
發(fā)布時(shí)間: 2020-08-28發(fā)布
職位描述
崗位職責(zé)：
參與藍(lán)牙 MAC設(shè)計(jì)和SOC系統(tǒng)設(shè)計(jì)；
運(yùn)用Verilog / VHDL進(jìn)行模塊邏輯設(shè)計(jì)；
了解CPU結(jié)構(gòu)，熟悉AMBA總線協(xié)議；
熟悉USB/SDIO協(xié)議；
完成模塊級(jí)綜合和時(shí)序驗(yàn)證；
職位要求：
電子工程及相關(guān)專業(yè)，碩士及以上畢業(yè)生；
有藍(lán)牙 MAC/SOC經(jīng)驗(yàn)的優(yōu)先；
熟悉 DFT 技術(shù)；對(duì)Verilog RTL 設(shè)計(jì)及驗(yàn)證有極強(qiáng)能力；
有用Perl、C或者TCL的編程能力；
有良好的溝通能力，能夠清晰表述觀點(diǎn)；并具有良好的團(tuán)隊(duì)合作精神。
職位發(fā)布者
王麗曼
HR
7天
簡歷處理用時(shí)
100%
簡歷及時(shí)處理率
您還未登錄。已有賬號(hào)， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)