模擬版圖設(shè)計工程師
- 18萬-36萬/年
- 北京
- |
- 1-3年
- |
- 大專
- |
- 全職
職位誘惑: 五險一金,福利好,老板nice,技術(shù)領(lǐng)先,成長空間大,技能培訓(xùn),年終獎金
發(fā)布時間: 2021-01-18發(fā)布
職位描述
技能要求:
版圖設(shè)計,IC版圖,Calibre,Virtuoso
1. 負(fù)責(zé)獨立或協(xié)作完成模擬IC模塊的版圖設(shè)計;
2. 負(fù)責(zé)協(xié)作完成芯片頂層的版圖布局和設(shè)計;
3. 負(fù)責(zé)應(yīng)用Calibre等驗證工具對版圖進行DRC/LVS/ERC/ANT等各項驗證;
4. 負(fù)責(zé)版圖寄生參數(shù)的提取工作(QRC),協(xié)助電路設(shè)計工程師完成后仿;
5. 與設(shè)計工程師充分溝通,獨立完成模塊的版圖布局;
6. 大專及以上學(xué)歷(微電子、電子信息、通信等相關(guān)專業(yè)優(yōu)先考慮);
7. 熟悉基本的半導(dǎo)體制造工藝流程,了解基礎(chǔ)的電路知識;
8. 熟悉Linux平臺,熟悉常用的EDA工具者優(yōu)先考慮,如Cadence、Virtuoso、Calibre等;
9.了解ESD 保護電路,latch-up產(chǎn)生機理及預(yù)防措施;
10. 熟悉CMOS工藝,有流片經(jīng)驗者、有反向提圖經(jīng)驗者優(yōu)先考慮;
11.熟悉skill/perl/tcl等腳本語言者優(yōu)先考慮;
12. 具有良好的溝通和協(xié)調(diào)能力,以及良好的團隊意識和合作精神。