ASIC 設(shè)計工程師
- 25萬-45萬/年
- 深圳
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 成長空間大,技術(shù)領(lǐng)先,年終獎金,股票期權(quán)
發(fā)布時間: 2020-10-15發(fā)布
職位描述
該職位主要工作內(nèi)容為設(shè)計高速低功耗AI加速芯片。
工作描述
- 和軟件/硬件工程師協(xié)同工作設(shè)計超低功耗AI加速芯片
- 規(guī)劃編寫相關(guān)模塊微架構(gòu)設(shè)計文檔
- 編寫高性能高質(zhì)量的RTL源代碼
- 與算法團隊合作分析性能模型,以提高整體設(shè)計系能
- 與設(shè)計驗證團隊合作產(chǎn)生驗證計劃,分析覆蓋率,幫助芯片仿真及debug
- 幫助后端團隊芯片的物理實現(xiàn),保證功能正確
- 提出改進意見以幫助下一代芯片設(shè)計
- 支持芯片流片成功后的初期驗證開發(fā)
- 和軟件團隊協(xié)同工作,保證產(chǎn)品符合客戶需求
- 本科或碩士學歷,電子工程或芯片設(shè)計專業(yè)3年以上工作經(jīng)驗。
- 熟練掌握 Verilog/Systemverilog RTL代碼編寫技巧
- 具有微架構(gòu)/資源優(yōu)化/SoC系統(tǒng)整合/CDC/LINT等方向的具體工作經(jīng)驗
- 有性能分析,芯片時序分析,形式驗證,LEC/DFT 的具體設(shè)計經(jīng)驗
- 了解CPU/GPU/DSP/AI加速器背景知識,有AI芯片設(shè)計經(jīng)驗者優(yōu)先
- 熟練掌握常用版本控制軟件,比如Git