職位描述：
1.完成full chip從netlist到GDSII的全流程工作，包括PR,PV, ECO, IR/EM analysis, STA signoff
2.同前端，RF team合作，完成芯片PPA的優(yōu)化工作
3.參與新工藝的選型研究工作

任職要求：
1.精通基于Cadence或Synopsys的后端設計全流程
2.熟悉后端流程中的各類庫文件，工藝文件. 具有相關(guān)問題的debug能力
3.精通基于UPF的 low power后端實現(xiàn)流程. 有多電源域,電壓域的低功耗項目經(jīng)驗
4.能獨立完成數(shù)?；旌蟂OC 的PR、PV工作
5.包括PMIC macro, RF macro, 第三方IP, digital top的集成及客制化工作
6.Full chip floorplan, power plan, CST, IR/EM analysis, timing sign-off, PV sign-off(包括DRC, LVS, ERC etc).
7.熟練使用一種或多種腳本語言（Perl，TCL或Shell）
8.參與過工藝選型，有先進工藝成功流片經(jīng)驗
9.具有嚴謹，務實的工作態(tài)度 主動性強 能獨立按時完成項目任務
10.樂觀向上，具備良好的人際關(guān)系