- 25萬-50萬/年
- 南京
- |
- 5年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎金,五險一金,老板nice,年底雙薪,技術領先,節(jié)日禮物
發(fā)布時間: 2024-09-24發(fā)布
職位描述
崗位職責：
1、依據(jù)客戶要求制定電路設計規(guī)格，用Verilog HDL實現(xiàn)模塊化數(shù)字電路；
2、編寫仿真測試向量，進行RTL、Pre、Post仿真驗證，達成功能指標要求（包含設計規(guī)格要求、覆蓋率、可測性等）；
3、對模塊進行綜合、形式化驗證、時序功耗分析等，達成性能指標要求（包括功耗、時序、面積等）；
4、協(xié)同完成芯片級、系統(tǒng)級仿真驗證，達成芯片成功流片指標（包括后端流程的約束和檢查）；
5、相關協(xié)議、算法的研究分析及電路實現(xiàn)；
6、協(xié)助客戶完成項目的調(diào)試、流片、測試等生產(chǎn)過程，編寫各類設計文檔。
任職要求：
1、微電子、計算機、電子相關專業(yè)，碩士3年以上或本科5年以上數(shù)字電路設計工作經(jīng)歷，需有實際流片經(jīng)驗；
2、熟悉Verilog設計語言，精通數(shù)字IC設計、測試流程，能獨立解決設計過程中遇到的各類問題；
3、熟練使用各類主流EDA軟件 ;
4、學習能力強，善于溝通，有良好的團隊協(xié)作能力；
5、有Integration、FPGA驗證經(jīng)驗，熟悉Synthesis、STA、LEC、Tape-out、FT、CP測試流程者優(yōu)先。
職位發(fā)布者
Cyndi
HR
7天
簡歷處理用時
100%
滬公網(wǎng)安備31011502017136號