一、工作職責(zé)
1. 芯片數(shù)字前端設(shè)計(jì)：根據(jù)市場(chǎng)要求，確定軟硬件劃分，定義頂層或模塊級(jí)設(shè)計(jì)spec；根據(jù)設(shè)計(jì)spec完成詳細(xì)設(shè)計(jì)文檔，編寫(xiě)HDL代碼；
2. RTL/布線(xiàn)前/后驗(yàn)證，根據(jù)驗(yàn)證需求完成項(xiàng)目的邏輯驗(yàn)證；
3. 綜合/時(shí)序分析/形式驗(yàn)證；在模擬工程師配合下完成芯片整體聯(lián)合仿真
4. 制定test plan、生成產(chǎn)品的test vector及相關(guān)調(diào)試；
5. FPGA原型設(shè)計(jì)，與系統(tǒng)工程師一起完成FPGA原型或芯片的應(yīng)用級(jí)驗(yàn)證。
6. 協(xié)助編寫(xiě)產(chǎn)品技術(shù)文檔、應(yīng)用手冊(cè)
7. 協(xié)助其他部門(mén)設(shè)計(jì)芯片應(yīng)用方案、解決芯片生產(chǎn)和應(yīng)用過(guò)程中出現(xiàn)的問(wèn)題。
二、任職要求
1. 微電子、電子、通信等相關(guān)專(zhuān)業(yè)碩士3年以上，本科5年以上集成電路設(shè)計(jì)工作，有多次成功tapeout經(jīng)驗(yàn)。
2. 熟悉數(shù)字電路原理和IC設(shè)計(jì)流程，熟悉前端設(shè)計(jì)語(yǔ)言：Verilog或VHDL；熟練運(yùn)用EDA工具。
3. 熟悉State machine、Register bank、GPIO、I2C、SPI、UART、memory、timing control等常用數(shù)字電路模塊設(shè)計(jì)
4. 有MCU、DSP、flash memory等設(shè)計(jì)經(jīng)驗(yàn)，了解ARM，RISC-V等體系結(jié)構(gòu)者優(yōu)先
5. 有較好的英語(yǔ)讀寫(xiě)能力；責(zé)任心強(qiáng)，認(rèn)真細(xì)致；有較強(qiáng)的自我學(xué)習(xí)能力與解決問(wèn)題能力，自我驅(qū)動(dòng)。
6. 設(shè)計(jì)經(jīng)理：3年以上項(xiàng)目管理、團(tuán)隊(duì)管理工作經(jīng)驗(yàn)，具有良好的溝通協(xié)調(diào)能力，能夠有效管理與激勵(lì)團(tuán)隊(duì)，發(fā)揮最大整體效能。