工作職責(zé)：
1. 數(shù)字SOC前端設(shè)計：根據(jù)市場及架構(gòu)需求，定義模塊或子系統(tǒng)設(shè)計規(guī)格，完成詳細(xì)設(shè)計文檔， 編寫HDL代碼；
2. RTL/布線前/布線后功能驗證，根據(jù)驗證需求完成項目的邏輯驗證；
3. 綜合/靜態(tài)時序分析/形式驗證/DFT實現(xiàn)；
4. 生成產(chǎn)品的測試向量并與測試工程師完成測試向量的調(diào)試；
5. FPGA原型設(shè)計；
6. 協(xié)助系統(tǒng)工程師共同完成FPGA原型或芯片的應(yīng)用級驗證。

任職資格：
1. 精通數(shù)字邏輯設(shè)計及硬件設(shè)計語言：Verilog 或VHDL；
2. 熟練使用常用的前端設(shè)計工具（仿真，綜合，時序分析，形式驗證等）；
3. 熟練使用FPGA相關(guān)器件和工具，如Altera Stratix器件，Quartus 軟件，Simplify軟件；
4. 熟悉ATPG及測試向量生成；
5. 熟悉下列任一技術(shù)方向優(yōu)先：
A. PCIe/NVMe/eMMC/ATA協(xié)議;
B. 糾錯（LDPC， BCH）及對稱加密算法（如AES,SM4,..）;
C. ONFI/Toggle協(xié)議.
6. 熟悉 Perl/TCL/Shell，輔助流程自動化；
7. 良好的溝通能力和團隊合作能力。

教育背景要求:
微電子，電子信息工程，計算機等相關(guān)專業(yè)的本科或碩士學(xué)歷