模擬集成電路工程師PLL
- 30萬-60萬/年
- 北京
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,技能培訓(xùn),成長(zhǎng)空間大
發(fā)布時(shí)間: 2022-04-11發(fā)布
職位描述
崗位職責(zé):
1. 構(gòu)建和設(shè)計(jì)基于CMOS工藝的混合信號(hào)超高速PLL以及相關(guān)模塊。
2. 獨(dú)立進(jìn)行模擬與混合信號(hào)電路的設(shè)計(jì),其中包括電路結(jié)構(gòu)確立、行為級(jí)和電路級(jí)仿真、電路實(shí)現(xiàn)和芯片測(cè)試。
3. 完成設(shè)計(jì)文檔和測(cè)試計(jì)劃。
4. 與測(cè)試工程師合作完成芯片功能測(cè)試、性能評(píng)估和問題分析,以及進(jìn)行改進(jìn)迭代。
任職要求:
1. 集成電路、微電子、電子等相關(guān)專業(yè)全日制碩士以上學(xué)歷,三年以上相關(guān)工作經(jīng)驗(yàn)。
2. 在CMOS射頻與毫米波PLL設(shè)計(jì)方面有成功流片與測(cè)試經(jīng)驗(yàn)者優(yōu)先。
3. 熟練掌握Cadence、電磁仿真等設(shè)計(jì)工具。
4. 熟悉無線系統(tǒng)架構(gòu)和工作原理。
5. 溝通能力強(qiáng),有良好的學(xué)習(xí)能力,具有分析、解決問題能力,有團(tuán)隊(duì)精神。
薪資待遇面議
職位發(fā)布者
谷慧慧
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友