數(shù)字IC前端設(shè)計(jì)工程師
- 35萬(wàn)-60萬(wàn)/年
- 深圳
- |
- 3年以上
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,老板nice,股票期權(quán),年度旅游,技術(shù)領(lǐng)先,成長(zhǎng)空間大,節(jié)日禮物
發(fā)布時(shí)間: 2023-06-26發(fā)布
職位描述
崗位職責(zé):
1、負(fù)責(zé)芯片及相關(guān)邏輯模塊的規(guī)格定義、邏輯設(shè)計(jì)、RTL代碼編寫(xiě)、仿真驗(yàn)證、可測(cè)性設(shè)計(jì);
2、負(fù)責(zé)芯片邏輯集成,前端的綜合、時(shí)序分析,仿真及與后端交互;
3、負(fù)責(zé)算法模塊的設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證;
4、協(xié)助進(jìn)行全芯片的混合仿真及相關(guān)環(huán)境建立;
5、負(fù)責(zé)全芯片/邏輯模塊的驗(yàn)證與系統(tǒng)測(cè)試,編寫(xiě)全芯片測(cè)試規(guī)格書(shū)。
任職要求:
1、本科及以上學(xué)歷,計(jì)算機(jī)、電子工程、微電子及相關(guān)專業(yè),碩士三年以上或本科五年以上數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn);
2、扎實(shí)的數(shù)字電路基礎(chǔ)和熟練的verilog代碼技能,熟練掌握各種前端SoC設(shè)計(jì)EDA工具,具有一定的文檔編輯和處理能力,了解各種硬件邏輯結(jié)構(gòu)和相關(guān)驗(yàn)證方法;
3、具備如下常用數(shù)字模塊的設(shè)計(jì)經(jīng)驗(yàn):IIC、SPI、EEPROM或OTP接口;
4、具備英文交流能力,具有良好的溝通能力和團(tuán)隊(duì)精神。
職位發(fā)布者
文玉
HRD
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
深圳芯波微電子
領(lǐng)域: 通信網(wǎng)絡(luò)
規(guī)模: 0-50人
主頁(yè): http://www.sibroad.com
工作地址:
深圳市龍崗區(qū)天安云谷二期4棟座
查看完整地圖