部門簡(jiǎn)介： 
VLSI Physical Design 部門成立于2005年， 在過去的15年里，我們成功地參與并設(shè)計(jì)了NVIDIA發(fā)布的所有產(chǎn)品。我們使用的是最前沿的生產(chǎn)工藝，最先進(jìn)的EDA工具以及最復(fù)雜的設(shè)計(jì)流程。致力于最先進(jìn)的產(chǎn)品設(shè)計(jì)，挑戰(zhàn)技術(shù)之巔是我們一貫的追求。 
【你會(huì)做些什么】 
負(fù)責(zé)NVIDIA (英偉達(dá))公司所有芯片（包括GeForce，Tegra，Tesla，Quadro等系列）的物理設(shè)計(jì)及其實(shí)現(xiàn)（Netlist to GDSII）， 以及流程開發(fā)（Flow development）。 

致力于： 
芯片規(guī)劃及布局, 頂層設(shè)計(jì)到底層模塊的劃分 
電源/時(shí)鐘分布及規(guī)劃 
布局布線 (包含從頂層設(shè)計(jì)以及底層模塊的全部?jī)?nèi)容) 
靜態(tài)時(shí)序/功耗/噪聲/可制造性優(yōu)化及分析 
物理驗(yàn)證 
流程自動(dòng)化以及回歸測(cè)試 
與EDA提供商合作進(jìn)行工具評(píng)估和改進(jìn) 
開發(fā)內(nèi)部工具和解決方案 

【我們想要看到這樣的你】 
2年以上工作經(jīng)驗(yàn) 微電子, 電子工程及相關(guān)專業(yè)碩士生 
有相關(guān)課程背景：集成電路設(shè)計(jì), 數(shù)字電路設(shè)計(jì), 半導(dǎo)體器件 
有以下知識(shí)：芯片設(shè)計(jì), 布局布線 
有數(shù)字芯片項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)或者使用ASIC設(shè)計(jì)流程的經(jīng)驗(yàn)優(yōu)先 
有EDA工具（布局布線，時(shí)序分析，電路仿真, 版圖設(shè)計(jì)等）的使用經(jīng)驗(yàn)優(yōu)先 
有使用Perl，Tcl，Python和Shell等語言編寫腳本的能力優(yōu)先