嵌入式 FPGA設(shè)計(jì)驗(yàn)證工程師
- 40萬-80萬/年
- 上海
- |
- 3年以上
- |
- 碩士
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,老板nice,成長空間大,通訊津貼
發(fā)布時(shí)間: 2022-06-16發(fā)布
職位描述
• Develop verification methodology for embedded FPGAs
• Perform manufacturability, design rule checks, and timing sign-off for embedded FPGAs
• 開發(fā)嵌入式 FPGA 的驗(yàn)證方法
• 執(zhí)行嵌入式 FPGA 的可制造性、設(shè)計(jì)規(guī)則檢查和時(shí)序簽核
• Bachelor degree or master degree in Micro-electronics
• Basic experience with ASIC design tools
• Familiar with Python, Tcl
• Experience with Synopsys Primetime or equivalent commercial tools
• Experience with Mentor Modelsim or equivalent commercial tools
• Experience with Mentor Calibre or equivalent commercial tools
• Have tape-out experience is a plus
• 微電子學(xué)學(xué)士或碩士學(xué)位
• ASIC 設(shè)計(jì)工具的基本經(jīng)驗(yàn)
• 熟悉Python、Tcl
• 使用 Synopsys Primetime 或同等商業(yè)工具的經(jīng)驗(yàn)
• 使用 Mentor Modelsim 或同等商業(yè)工具的經(jīng)驗(yàn)
• 使用 Mentor Calibre 或同等商業(yè)工具的經(jīng)驗(yàn)
• 有流片經(jīng)驗(yàn)者優(yōu)先
職位發(fā)布者
姜女士
其他
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友