模擬版圖工程師
- 25萬(wàn)-35萬(wàn)/年
- 蘇州
- |
- 1-3年
- |
- 本科
- |
- 全職
職位誘惑: 年終獎(jiǎng)金,五險(xiǎn)一金,福利好,老板nice,股票期權(quán),年度旅游,技術(shù)領(lǐng)先,成長(zhǎng)空間大,節(jié)日禮物,技能培訓(xùn)
發(fā)布時(shí)間: 2022-06-13發(fā)布
職位描述
工作職責(zé):
1、負(fù)責(zé)SOC/ASIC項(xiàng)目的GDS Merge/Pyshical Verification/LVS/Tape Out GDS 交付/JDV review等工作。
2、配合Flow Team ,制定項(xiàng)目的 GDS Merge、Pyshical Verification 流程,撰寫(xiě)相關(guān)數(shù)據(jù)處理、流程腳本。
3、負(fù)責(zé)小規(guī)模定制電路、Analog IP的版圖工作,工藝節(jié)點(diǎn)55nm~8nm。
4、完成寄生參數(shù)提取,協(xié)助完成電路后仿工作,相關(guān)layout文檔撰寫(xiě)。
5、和項(xiàng)目組一起,參加APR項(xiàng)目,1~2年內(nèi),逐步轉(zhuǎn)向芯片后端(APR)崗位。
崗位要求:
1.熟練使用Virtuoso、Laker、calibre等EDA工具,具有扎實(shí)的電子技術(shù)理論基礎(chǔ)知識(shí),熟練掌握數(shù)字電路、模擬電路知識(shí),熟悉常用電子元器件的性能原理;
2.熟悉linux基本操作;對(duì)半導(dǎo)體工藝、器件、ESD、latchup有較深理解;
3.熟悉掌握版圖設(shè)計(jì)流程,有55nm 以下,1個(gè)工藝節(jié)點(diǎn)以上的Layout 經(jīng)驗(yàn);
4.有28nm工藝 或者FinFET layout經(jīng)驗(yàn)者優(yōu)先;TCL/Per/Shell等腳本能力優(yōu)先。
5.具有極強(qiáng)的主動(dòng)性和責(zé)任心,有很好的團(tuán)隊(duì)協(xié)作精神。
職位發(fā)布者
顧小姐
HR
簡(jiǎn)歷處理用時(shí)
簡(jiǎn)歷及時(shí)處理率
推薦朋友
賽米德半導(dǎo)體
領(lǐng)域: 智能硬件,通信網(wǎng)絡(luò),消費(fèi)電子
規(guī)模: 50-100人
主頁(yè): http://www.semider.com
工作地址:
蘇州市蘇州工業(yè)園區(qū)騰飛新蘇坊-1號(hào)樓
查看完整地圖