崗位職責(zé):有后端團(tuán)隊(duì)可談外包合作
1.負(fù)責(zé)數(shù)字設(shè)計(jì)的后端工作，包括Floor-plan, power planning, Place, CTS and Route，STA等。
2.與前端設(shè)計(jì)人員合作，優(yōu)化設(shè)計(jì)實(shí)現(xiàn)的時(shí)序/面積/功耗，并執(zhí)行靜態(tài)時(shí)序分析。
3.優(yōu)化和驗(yàn)證流片的版圖（包括RC提取，ECO，DRC，LVS）。
4.功率，IR drop分析和優(yōu)化，面積和寄生布局優(yōu)化，芯片尺寸優(yōu)化。
5.靜態(tài)時(shí)序分析（Prime Time）和setup/hold修正。
6.Formality。
7.根據(jù)需求生成填充結(jié)構(gòu)。
任職要求：
1. 微電子，電子工程或相關(guān)領(lǐng)域本科及以上學(xué)歷，5年的后端設(shè)計(jì)流程（APR）經(jīng)驗(yàn)，具有成熟的SOC流片經(jīng)驗(yàn)。
2.熟悉數(shù)字電路的版圖設(shè)計(jì)方法與技巧，能高質(zhì)量獨(dú)立完成大規(guī)模的模擬數(shù)字版圖設(shè)計(jì)，有先進(jìn)工藝設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。
3. 熟悉基于Cadence后端設(shè)計(jì)flow或synopsys后端設(shè)計(jì)流程，在Synopsys / Cadence自動(dòng)物理實(shí)現(xiàn)工具和流程（IC-Compiler / Astro / SOC-Encounter / Milky-way / Star-RCX）方面經(jīng)驗(yàn)豐富。
4.使用一種或多種腳本語(yǔ)言（Perl，TCL或Shell）的經(jīng)驗(yàn)可以自動(dòng)重復(fù)使用流程。
5.有40nm流片經(jīng)驗(yàn)的優(yōu)先。