- 20萬(wàn)-35萬(wàn)/年
- 西安
- |
- 工作經(jīng)驗(yàn)不限
- |
- 本科
- |
- 實(shí)習(xí)
職位誘惑: 五險(xiǎn)一金,年終獎(jiǎng)金,福利好,老板nice,十五薪,年底雙薪,股票期權(quán),技能培訓(xùn)
發(fā)布時(shí)間: 2023-03-09發(fā)布
職位描述
崗位職責(zé):
1.定義和設(shè)計(jì)模塊結(jié)構(gòu)并編寫(xiě)design spec及testplan;
2.使用verilog編寫(xiě)rtl級(jí)代碼，并完成仿真驗(yàn)證;
3.搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證:
4.進(jìn)行數(shù)字模塊的芯片綜合，時(shí)序分析及后仿真:
5.編寫(xiě)完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
崗位要求:
1.微電子、集成電路、通信、自動(dòng)化、測(cè)控儀器等相關(guān)專(zhuān)業(yè)，本科及以上學(xué)歷;
2.熟悉Linux操作系統(tǒng)和Cadence軟件:
3.熟悉Verilog數(shù)字電路硬件編程語(yǔ)言:
4.熟悉整個(gè)IC設(shè)計(jì)流程，熟悉FPGA驗(yàn)證平臺(tái);
職位發(fā)布者
奉磊
聯(lián)合創(chuàng)始人／CEO／公司高管
7天
簡(jiǎn)歷處理用時(shí)
100%
簡(jiǎn)歷及時(shí)處理率
您還未登錄。已有賬號(hào)， 點(diǎn)此登錄，直接投遞
推薦朋友
滬公網(wǎng)安備31011502017136號(hào)