芯片驗(yàn)證
- 40萬-80萬/年
- 深圳
- |
- 3年以上
- |
- 本科
- |
- 全職
入職獎(jiǎng)是企業(yè)為了找到像您一樣的人才而設(shè)立的獎(jiǎng)金
企業(yè)會(huì)在您入職并通過試用期后一個(gè)月內(nèi)向您發(fā)放全額入職獎(jiǎng)
摩爾人招聘只展示企業(yè)設(shè)立的入職獎(jiǎng)金,不承擔(dān)相關(guān)連帶責(zé)任噢
職位誘惑: CPU/,PCIe, SOC驗(yàn)證,IP驗(yàn)證,MCU驗(yàn)證
發(fā)布時(shí)間: 2023-11-23發(fā)布
職位描述
一、MCU驗(yàn)證
工作職責(zé)
1.負(fù)責(zé)成員培養(yǎng)及團(tuán)隊(duì)建設(shè)
1)負(fù)責(zé)成員的指導(dǎo)和引導(dǎo)
2)負(fù)責(zé)團(tuán)隊(duì)培訓(xùn)
3)負(fù)責(zé)團(tuán)隊(duì)能力提升
4)參與驗(yàn)證流程建設(shè)
2.負(fù)責(zé)驗(yàn)證項(xiàng)目管理和推進(jìn)
1)負(fù)責(zé)驗(yàn)證項(xiàng)目人員分工及計(jì)劃制定
2)負(fù)責(zé)驗(yàn)證項(xiàng)目推進(jìn)及成員工作檢查推進(jìn)
3)負(fù)責(zé)驗(yàn)證項(xiàng)目流程執(zhí)行推進(jìn)、檢查和文檔歸總
3.技術(shù)職責(zé)
1) 負(fù)責(zé)驗(yàn)證平臺(tái)環(huán)境及腳本的開發(fā)、搭建和維護(hù)
2)負(fù)責(zé)驗(yàn)證CASE的編寫和優(yōu)化
基本要求
精通system Verilog, C/c++ language, UVM Platform
熟悉perl/python/linux shell腳本語言,熟悉Makefile
熟悉MCU產(chǎn)品,熟悉ARM M0/M3/M4架構(gòu),7年以上相關(guān)工作經(jīng)驗(yàn),且有2年以上相關(guān)項(xiàng)目驗(yàn)證負(fù)責(zé)人經(jīng)驗(yàn)(帶團(tuán)隊(duì)或帶人經(jīng)驗(yàn))
英語CET-6以上,微電子,電子,通信,計(jì)算機(jī)等相關(guān)專業(yè)
職位年薪:
150W以內(nèi)現(xiàn)金
二、CPU驗(yàn)證
1. 負(fù)責(zé)先進(jìn)驗(yàn)證方法與驗(yàn)證平臺(tái)的評估,驗(yàn)證平臺(tái)搭建和維護(hù),統(tǒng)籌和管理整個(gè)安全子系統(tǒng)的驗(yàn)證工作;
2. 根據(jù)系統(tǒng)設(shè)計(jì)和方案制定完備的功能驗(yàn)證計(jì)劃,根據(jù)驗(yàn)證計(jì)劃編寫功能/性能/異常測試,完成各種覆蓋率的收集和分析,完成模塊級(jí)和系統(tǒng)級(jí)的驗(yàn)證和交付;
3. 指導(dǎo)團(tuán)隊(duì)中沒有經(jīng)驗(yàn)的工程師進(jìn)行工作。
任職要求:
1. 5年以上IC驗(yàn)證工作經(jīng)驗(yàn),本科及以上學(xué)歷,有密碼學(xué)背景者優(yōu)先;
2. 有大型IC芯片系統(tǒng)級(jí)驗(yàn)證經(jīng)驗(yàn),熟悉RTL級(jí)和Gate-Level級(jí)仿真,有基于ARM的SoC芯片驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮;
3. 能熟練使用C語言、SystemVerilog、UVM和腳本語言開發(fā)驗(yàn)證平臺(tái)、參考模型以及測試用例;
4. 多款芯片流片成功經(jīng)驗(yàn);
5. 具有良好的溝通能力和團(tuán)隊(duì)合作能力,有較強(qiáng)的抗壓能力和綜合素質(zhì),具有創(chuàng)業(yè)精神。
6. 上海、北京、杭州、長沙多個(gè)城市可選。
三、SOC驗(yàn)證
工作職責(zé)
1、理解SOC架構(gòu)、內(nèi)部模塊微架構(gòu)及功能,制定驗(yàn)證方案和計(jì)劃
2、參與SOC各個(gè)關(guān)鍵模塊/各子系統(tǒng)的驗(yàn)證環(huán)境搭建和測試點(diǎn)分解
3、開發(fā)和調(diào)試測試用例,參與芯片從前仿到后仿驗(yàn)證全流程
4、驗(yàn)證覆蓋率收集及分析
5、Low Power仿真和門級(jí)仿真
工作要求
1、計(jì)算機(jī)體系架構(gòu)、微電子、電子、通信或其他弱電相關(guān)專業(yè)背景,碩士學(xué)歷或本科6年以上工作經(jīng)歷
2、熟練掌握SystemVerilog搭建testbench,熟悉UVM/VMM等驗(yàn)證方法學(xué)
3、熟練使用VCS/NCSIM/Verdi等仿真工具
4、熟悉腳本編程語言,Makefile/Python/Perl等
5、具備計(jì)算機(jī)體系結(jié)構(gòu)/AMBA總線協(xié)議/片上互聯(lián)/Cache及一致性/DDR/Formal驗(yàn)證等領(lǐng)域經(jīng)驗(yàn)者優(yōu)先
6、熟練的英語聽說讀寫能力
7、工作積極主動(dòng),善于思考和規(guī)劃,細(xì)心嚴(yán)謹(jǐn)責(zé)任心強(qiáng),良好的團(tuán)隊(duì)合作能力和溝通能力
四、IP驗(yàn)證
崗位職責(zé):
(1)建系統(tǒng)級(jí)驗(yàn)證環(huán)境,編寫驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過程和提升驗(yàn)證的自動(dòng)化;
(2)收集測試需求,制定系統(tǒng)級(jí)驗(yàn)證計(jì)劃、驗(yàn)證用例,完成功能仿真驗(yàn)證;
(3)收集功能覆蓋率和代碼覆蓋率并進(jìn)行分析,能達(dá)到較高的覆蓋率水平;
(4)對于實(shí)際案例,能夠構(gòu)造驗(yàn)證測試用例,復(fù)現(xiàn)問題并協(xié)助設(shè)計(jì)者定位及解決問題;
(5)維護(hù)和開發(fā)先進(jìn)的芯片驗(yàn)證平臺(tái)與工具。
任職條件:
(1)5年以上IC Verification經(jīng)驗(yàn)
(2)熟悉SOC芯片架構(gòu),data fabric 結(jié)構(gòu)(NIC/NOC),以及AXI/APB/AHB等總線協(xié)議;
(3)熟悉復(fù)雜系統(tǒng)的典型工作流程(Boot Up , Reset, DMA ,Interrupt等)
(4)熟悉一種或多種高速接口IP(PCIE、DDR)以及對應(yīng)VIP使用。
(5)有基于SV/UVM驗(yàn)證方法學(xué)的項(xiàng)目流片經(jīng)驗(yàn)
(6)主動(dòng)性強(qiáng),有責(zé)任心,做事認(rèn)真仔細(xì),有良好的團(tuán)隊(duì)合作精神。
五、PCIE驗(yàn)證
職責(zé)描述:
1、根據(jù)需求和設(shè)計(jì)文檔,獨(dú)立完成PCIe IP的驗(yàn)證工作:包括制定驗(yàn)證策略,驗(yàn)證計(jì)劃,搭建環(huán)境,編寫測試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率,考慮集成影響等;
2、完成PCIe IP驗(yàn)證的通用性建設(shè);
3、配合團(tuán)隊(duì)完成全流程,子系統(tǒng)級(jí)別,全芯片級(jí)別的驗(yàn)證工作。
任職要求:
1. 微電子或者相關(guān)專業(yè)碩士及以上學(xué)歷
2. 碩士5年以上數(shù)字芯片PCIE IP,SOC驗(yàn)證經(jīng)驗(yàn)
3. 熟悉數(shù)字IC驗(yàn)證全流程
4. 熟練使用數(shù)字設(shè)計(jì)驗(yàn)證語言Sytem Verilog和UVM驗(yàn)證方法學(xué)
5. 了解C++等編程語言
6. 熟悉常用腳本語言(Python、Perl、TCL)
7. 能根據(jù)芯片設(shè)計(jì)文檔和芯片規(guī)格文檔,規(guī)劃驗(yàn)證計(jì)劃
8. 熟練使用數(shù)字電路驗(yàn)證工具,并可以獨(dú)立搭建驗(yàn)證環(huán)境,完成電路功能仿真驗(yàn)證。
六、SOC芯片驗(yàn)證工程師、Leader SOC、DDR、多媒體、EMU、FPGA、子系統(tǒng)驗(yàn)證等方向都可
職位發(fā)布者
IVY
HR
簡歷處理用時(shí)
簡歷及時(shí)處理率
推薦朋友